では、次に、ベース電流の影響について考えてみたいと思います。
Fig.2 基本カレントミラー回路
Fig.2の回路で、入出力電流を計算してみます。左のトランジスタをQ1、右のトランジスタをQ2とおくと IrefはQ1のコレクタ電流とQ1、Q2のベース電流になるので、
Iref=Ic1+Ib1+Ib2 ・・・①
次に、Q1とQ2は同じサイズのトランジスタと仮定すると、
Ic1=Ib1×hfe ⇒ Ib1=Ic1/hfe
Ic2=Ib2×hfe ⇒ Ib2=Ic2/hfe
Q1、Q2は同じVbeで動作するとすると、
Ib1=Ib2=Ic1/hfe ・・・②
になります。
②を①に代入すると
Iref=Ic1+Ic1/hfe+Ic1/hfe
Iref=Ic1+2Ic1/hfe
Iref=Ic1(1+2/hfe) ・・・③となります。
ここでQ1、Q2は同じVbeで動作するとすると、
Ic1=Ic2=Ioutとなり、
Iref=Iout(1+2/hfe)となります。
つまり、Iout=Iref/(1+2/hfe)
例えばI1=100uA、hfe=120とおくと
Iout=100uA/(1+2/120)=98.4uAとなり、
出力電流はIref=Ioutではなく誤差が発生します。
この誤差が大きいか、小さいかは、
設計する回路や、目標仕様によりますが、
注意が必要です。
では次に、アーリー電圧の影響について考えてみたいと思います。
Fig.3 基本カレントミラー回路
アーリー電圧を考慮したコレクタ電流の式は
Ic=Is・exp(Vbe/VT))×(1+Vce/VA)です。
この式を使ってFig.3の回路の関係を考えると
Ic1=Is・exp(Vbe/VT))×(1+Vce1/VA)
Ic2=Is・exp(Vbe/VT))×(1+Vce2/VA)
ここでIc1とIc2の比をとると、
Ic2/Ic1=(1+Vce2/VA)÷(1+Vce1/VA)
となります。
例えば、VA=100、Vce1=0.7V、Vce2=5Vとすると、
Ic2/Ic1=(1+5/100)÷(1+0.7/100)=1.043
ここでIref=100uAとするとIoutは104.3uAになります。
(もちろんVA=∞ならIref=Iout=100uAです。)
以上より有限のアーリー電圧が有限の場合(通常)、
出力電流はIref=Ioutではなく誤差が発生します。
上記から分かるように、通常、カレントミラー回路を回路の中で使用する場合、カレントミラーの右と左の回路のコレクタ・エミッタ間電圧は、異なることが多いため、アーリー電圧の影響を受けやすくなります。この電圧が揃えば、誤差は小さくできます。
以上、ここでは、カレントミラー回路の誤差について考えましたが、もう一度まとめると、
1、ベース電流により、出力電流は減少する方向。
2、アーリー電圧により、出力電流は増加する方向。
その他、Q1とQ2のVbeにばらつきやレイアウト的なミスマッチが あればもちろん出力電流に誤差が発生します。上記Fig.1のようなカレントミラー回路は、シンプルで簡単ですが、
その分、誤差が発生することを覚えておいてください。
カレントミラー回路の動作や計算についても、以下の書籍が詳しいです。
システムLSIのためのアナログ集積回路設計技術〈上〉
次のページ、カレントミラー回路3へ進む
戻る
このサイトの内容は趣味で勉強してきたことを応用し、綴っているページです。一般的なことを書いているつもりであり、広告などございますが、あくまで趣味で作っているサイトです。また、特許や商標などは十分調査できていません。また、そういった権利を侵害するつもりもございませんので、万が一そういった場合は削除させていただきますので連絡いただきたいです。また、本ページの内容は実際の動作などを保証するものではございません。使っているツールなども趣味の範囲で使っているため、商用などで利用する場合は注意していただきたいです。また、参考文献などはリンクで表示させていただいております。上記内容につきましては、あらかじめご了承ください。
作者が過去、トランジスタ回路を勉強する場合に、一番役にたった書籍と、簡単にシミュレーションができるようになった書籍を紹介します。まだ読まれていない方は、一度チェックしてみてはいかがでしょうか? |