本文へスキップ

アナログ回路を勉強する回路設計のホームページ:http://kaironohanashi.main.jp/index.htmlです。

Comparator Circuits:コンパレータ回路

                     

 


アナログ回路、電子回路設計、半導体回路設計でよく使われる、コンパレータ回路について簡単に説明したいと思います。コンパレータ回路はアナログ回路設計をする上で頻繁に用いられる回路です。また、アナログICの中では特に基本中の基本回路で、カレントミラー回路、定電流回路、オペアンプ回路と同じく、このコンパレータ回路は非常によく用いられます。例えば、スイッチングレギュレータの中でも、エラーアンプ信号と三角波と比較するコンパレータや過電流検出した信号と比較するリミット回路、基準電圧とアナログ信号を比較したいときなど、本当にいろいろな場面で使われる回路です。そういう意味でもしっかり勉強したいですね♪

では早速、コンパレータの役割を考えてみましょう。コンパレータとは、その意味のとおり比較器、比較回路です。ある基準電圧に対して、高いか、低いかを比べたり、2つの信号のどちらが高いか、低いかを比べる回路です。






Fig.1 一般的なコンパレータ回路の記号と切り替わり動作イメージ


Fig.1のような三角記号が一般的に使われるシンボルです。Vin+、Vin-は入力の2端子、Voutは出力端子です。Vin+とVin-に入力される信号のうち、どちらの信号が大きいか、小さいか?、電圧レベルで考えると、どちらの信号が高いか、低いかを比較します。

そしてVoutは、その結果をH or Lレベルで出力するのが基本です。これを応用すると、コンパレータ回路は、各種センサ回路など、基準電圧との判定を行なう回路、リセット回路、温度検出回路、電圧検出比較、D/Aコンバータ、A/Dコンバータ、三角波発振回路の中で、また、スイッチングレギュレータや、各種ドライバにおける、三角波発振器信号とフィードバック信号を比較するPWMコンパレータ、など、数え切れないくらいさまざまなアプリケーションで用いられます。

また、一般的にコンパレータICとしても製品化され、発売されている汎用コンパレータICもあります。それらは使いやすいように2回路入りや4回路入りなどさまざまな回路があるようです。


































Contents:解説1、 コンパレータ回路の基本と動作原理




Fig.1 基本コンパレータの記号


<解説>




Fig.2 コンパレータの切り替わり動作


コンパレータ回路は記号で表すと、Fig.1のような回路記号で書かれることが多いですが、 この回路記号の意味は、


Vin+がVin-より高い電圧の場合、VoutはHとなり、
Vin-がVin+より高い場合、VoutはLになるのが一般的です。



基本的な動作を波形で示すと、上記Fig.2から分かるように、


切替わりポイントより左側では、Vin-がVin+より高くVoutはLレベル
切替わりポイントより右側では、Vin+がVin-より高くVoutはHレベル

となっています。


このコンパレータ回路を用いることにより、
アナログ入力信号をH or Lレベルのデジタル信号に変換することができます。


以上より、
例えば、Vin-に2.5Vを印加した状態で、Vin+にモニターしたい信号を接続しておきます。Vin+信号が2.5Vを越えたとき、出力はLからHに切り替わります。これがコンパレータ回路の基本的な使い方です。

また実際に信号を検出する場合、ノイズやチャタリングなど誤動作を防止するためにヒステリシスを設けることも可能です。その場合は、ヒステリシスコンパレータなどと呼ばれます。この場合、切り替わりポイントは、ヒステリシスを付けている分ズレますが、それが許容できるなら、誤動作防止に非常に役に立ちます。


Contents:解説2、 コンパレータの基本特性と注意点

次に、コンパレータ回路の基本的な特性と注意点をまとめてみましょう。


●オープンループ ゲイン

入力切り替わりレベルに対して十分なオープンループゲインがなければ、出力をH or Lレベルに切り替えることが出来ません。つまり使用する電源電圧に対して十分にフルスイングできるだけのオープンループゲインが必要です。そのため、コンパレータ回路は、差動増幅器+エミッタ接地+エミッタ接地など多段の増幅器で構成されることが多いです。

    最小の入力電圧:Vin=(VOH-VOL)÷Av



●入出力 伝搬時間

入力信号に対してコンパレータ回路の遅延時間が十分短くなければ、信号に遅れが発生します。そのため、出力電圧が切り替わるまでの遅延時間は重要です。入力する信号が小さければ、コンパレータ回路の周波数特性、入力する信号が大きければ、各増幅段における遅延、例えば、次段の切り替わり電圧までにスイングする時間など、各ノードにおけるスルーレートが、入出力伝搬時間を決定する主な要因です。



●入力オフセット電圧

入力オフセット電圧とは、切り替わり信号に対して、基準電圧との切り替わり時に発生する誤差電圧です。入力オフセット電圧が大きいほど、切り替わりに対して誤差が大きくなります。この値が小さいほど誤差が小さいです。



●入力動作範囲

コンパレータ回路の回路構成により、入力動作範囲は決定されます。入力動作範囲は、下側、上側を考慮します。

例えば、電源電圧が5Vで、比較したい入力信号が、2v〜3Vの場合、求められる入力電圧範囲は、それをカバーする範囲、マージンをみて1v〜4v程度あれば問題ないと考えます。つまり、比較したい信号に適した入力動作範囲を使う必要があります。コンパレータ回路は、電源電圧により、低電圧動作するものから、高電圧で動作するものまでさまざまな構成が可能です。気をつけなければいけないのは、動作範囲外で使用した場合、極端にスピードが下がったり、出力が切り替わらなくなります。そのため動作範囲には注意が必要です。




ノイズの影響

コンパレータ回路の入力は、先程お話したように、微小な入力信号を電源電圧までフルスイングする場合が多いので、オープンループゲインが高い場合が多く、また、コンパレータの入力電流も誤差にならないように、コンパレータの入力電流が小さく設計されており、入力インピーダンスが高く設計されているいる場合が多いので、非常に入力感度が高いです。そのため、ノイズの影響を受けやすいく、飛び込みノイズ等にも注意が必要です。IC内部では、レイアウト、アプリケーションとして使う場合は、プリント基板など配線やレイアウトの注意が必要です。

例えば、入力信号ラインの近くにパルス信号が通るような配線は、避けたいところです。入力される信号にもよりますが、誤動作防止のためにはヒステリシスを設けることもできます。








Contents:解説3、 コンパレータ回路の基本内部回路構成例と動作について




Fig.1 基本コンパレータの記号


<解説>  

Fig.3 基本的なコンパレータ回路の例、回路図


では次に、Fig.1の三角記号の内部回路を覗いてみましょう。実にさまざまな構成が可能ですが、勉強のため分かりやすい上記回路を考えてみましょう。

MOSを使った最も簡単なコンパレータの基本回路例をFig.3に示します。

基本回路構成は、Fig.3のように二つの入力電圧を比較するために、差動対が用いられることが多いです。そして、差動対とカレントミラーなど能動負荷を使って、シングルエンド変換し、Vout出力するのが基本です。入力差動対、出力ソース接地(エミッタ接地)形式になっていれば、基本的にはさまざまな回路構成が可能です。NPN、PNP、NchでもPchでも構成が可能です。

では、この基本回路図の動作について考えていきましょう。

Vin+>>Vin-のとき
差動対のVin+側に電流が流れ、Vin-側のM2はオフします。
従ってM1が出力M5のゲートを押し下げ、M5はオンするため、
出力VoutはHになります。


Vin+<<Vin-のとき
差動対のVin-側に電流が流れ、Vin+側のM1はオフします。
従ってM4が電流を引っ張り、M3が出力M5のゲートを押し上げ、
M5はオフするため、
出力VoutはLになります。


以上の結果より、上記Fig.3の基本回路構成で、入力信号Vin+、Vin-のどちらが高いか、低いかをコンパレートできます。Fig.3は最も簡単な回路構成を紹介しました。コンパレータ専用ICを使う場合は別ですが、もし実際に、トランジスタや半導体回路でコンパレータを作る場合、コンパレータ回路はさまざまな回路構成が出来ます。目的に応じて最適な回路構成を選択したいところです。

回路構成を考える上で、考えるべきことは、要求される仕様に応じて異なります。
例えば、コンパレータの特性上、更にゲインを上げたい、オフセットを小さくしたい、各ノードのインピーダンスを上げたい、周波数特性を改善するために、各ノードのインピーダンスを下げたいなど、いくつかのパラメータについて設計することが可能です。


Contents: 解説4、 コンパレータ回路の内部回路の選定と応用

1、入力形式

例えば、低電圧や低い電圧レベルをコンパレートしたいときは、入力差動対をPNPやPMOSに、高い電圧レベルをコンパレートしたい場合は、入力差動対をNPNやNMOSを使用するのが便利です。比較したい信号レベルに応じて入力形式を選定するのがよいでしょう。また、入力段はダーリントン形式も使うことも出来ますし、NPNとPNPや、Nch、PchMOSの両方を組み合わせ、0〜電源電圧までフルスイング動作させることも可能です。ベース電流の有無を考えてバイポーラ素子とMOSを使い分けることも可能です。



2、速度

速度重視にしたい場合は、スルーレート特性が重要です。例えば、入力信号が十分大きい場合、回路的にはフルスイングするので、スルーレートは基本的に各ノードにおける容量値と電流値で決まることが多いです。スルーレート特性を改善するためには各段における容量の値を小さくしたり、電流値を増やせばある程度改善できます。基本的にはCv=itより dv/dt=i/C この式から分かるようにdv/dtを上げるためには、電流は大きくし、容量を小さくするということになります。ただし、基本的な考えとしては、素子を大きくして電流を増やせば、もちろんその素子の寄生容量なども大きくなってしまうため、おっかけっこになることもあります。dv/dtを大きくしたいノードの素子はそのままで、電流値のみ大きくできればそれが可能です。以上簡単な考察をしてみましたが、実際に、仕様に合わせた最適な素子サイズと電流値、回路構成を考えて設計していきましょう。



3、コンパレータ回路とオペアンプの違い

オペアンプ回路とコンパレータ回路は内部回路構成上、 基本的には差動入力を用いた差動増幅器で構成され、 非常によく似ています。

ではその違いは何でしょうか?

答えは、
コンパレータはオープンループ制御で用いる
オペアンプは基本的にフィードバック制御で用いるということです。
これがコンパレータとオペアンプの相違点です。

オペアンプの場合、基本的にはフィードバックをかけて使用します。そのため、安定動作を考慮すると通常、2段増幅+位相補償が基本です。通常増幅段1段あたり位相は90°まわり、2段では180°になってしまうためです。そのため、位相補償を行い、一般的には位相余裕を45°〜60°程度にし、トータルの位相回りは120°〜135°程度で発振しないようにします。

以上の理由から、オペアンプの場合、安定性を考慮すると2段増幅以上は、極端にゲインを上げたい場合や、ゲインが稼げない場合などの特殊な用途以外では用いることは少ないです。

これに対しコンパレータはオープンループ制御で用いるのが基本であり、フィードバックを返さないため、増幅段を何段追加しても基本的には、発振はしません。よく見分け方が分からないという人もいますが、基本的には差動対の入力があり、また、位相補償用のコンデンサがなく、もちろんフィードバックもなく、多段構成されていれば、コンパレータの可能性が高いです。





Contents:今回のポイント

今回は、コンパレータ回路の基本的な構成方法と内部回路の選定方法を考えてみました。まずは、基本構成、特徴を理解し、応用できるようにしていきたいところです。コンパレータ回路ひとつを考えた場合でも、やはり重要なのは、差動対回路や、エミッタ接地、ソース接地回路、カレントミラー回路など、基本回路の組み合わせにより成り立つので、そういった基本回路を十分理解し、使えるように勉強していきましょう。




コンパレータの基本回路設計を更に勉強したい方はこちら
回路を勉強する上で、役に立った回路書籍を知りたい方はこちら
回路を素子から構成する方法を勉強したい方はこちら










このサイトの内容は趣味で勉強してきたことを応用し、綴っているページです。一般的なことを書いているつもりであり、広告などございますが、あくまで趣味で作っているサイトです。また、特許や商標などは十分調査できていません。また、そういった権利を侵害するつもりもございませんので、万が一そういった場合は削除させていただきますので連絡いただきたいです。また、本ページの内容は実際の動作などを保証するものではございません。使っているツールなども趣味の範囲で使っているため、商用などで利用する場合は注意していただきたいです。また、参考文献などはリンクで表示させていただいております。上記内容につきましては、あらかじめご了承ください。










オススメ書籍ランキング








































copyright©2006-2019 A story of Circuits  all rights reserved.