今回は、トランジスタの飽和について考えていきます。
(a)エミッタ接地回路
(b)入出力電圧特性
Fig.1 エミッタ接地回路基本特性
飽和とは、言葉の通りある量が増加し、それ以上増えない状態です。英語で、saturationと言います。
例えば、上記Fig.1(b)の特性の右側の飽和領域では、出力はほぼ一定の値Vce(sat)になっており、入力電圧を上げていっても、出力電圧は、ほとんど変化していません。これがトランジスタが飽和している状態です。
では次にトランジスタが飽和しているとき、どういう状態になるかを考えてみます。
関係 | 主な特徴 |
各端子電圧の関係 | コレクタ電圧<ベース電圧 |
電流の関係 | ベース電流はsub(サブ)基板に漏れる。 Ic=βIbは成り立たたない。 (LSIなどp基板上に素子が形成されている場合) |
では、次に、上記特徴について、もう少し詳しくみていきます。
Fig.2 Vce-Ic特性(エミッタ接地で測定)
Fig.2にトランジスタのVce-Ic特性を示します。ただし、Vbe電圧のそれぞれは、0.6V以上にバイアスしています。ここで、赤○のところが飽和領域です。
例えば、A点の電位を考えてみましょう。
A点のVce電圧は約0.2V程度しかありません。他の飽和領域内におけるポイントも同様です。どのポイントも約0.3V以下になっています。つまり、飽和している状態では、コレクタ電位<ベース電位になっています。
次にこの状態になったときに、何が起こるかを考えてみます。
Fig.3 一般的なP基板上に素子を形成した場合の
NPNトランジスタの縦構造と飽和時の振る舞い
例えばトランジスタが飽和しており各端子の電圧が以下の場合、 各電位は、以下のようになります。
ベース端子 ⇒ 1V コレクタ端子 ⇒ 0.2V エミッタ端子 ⇒ 0V
この場合、上記Fig.3から分かるように、意図しない寄生PNP素子があり、今回の電位関係では、このPNPがオンしてしまいます。一般的に半導体回路ではPN接合に対し、PとNの電圧の与え方で、
電流を流す、流さないを決め、素子を分離・構成しているので、 各ポイントにおける、それぞれ決定した電位関係を守られなければ、 意図せぬ寄生素子が出来てしまい、誤動作する場合があります。
上記の場合、通常の順方向活性領域で使用している場合は、 コレクタ端子>ベース端子となりこの寄生PNP素子はON出来ませんが、 飽和領域で使用すると上記のような寄生素子がONしてしまい、
ベースに電流を供給しても寄生PNP素子により、一部の電流がsubに流れてしまいます。
では、この状態になった場合、どうなるかを考えてみます。
ベース電流を供給してもその一部がsubに流れるとどうなるのでしょうか?
答えは、Ic=βIb(Ic=hFE×Ib)が成り立たなくなるということです。通常、ベース電流に対し、β(hFE)倍された電流が、コレクタに流れますが、
飽和状態では、コレクタ電流に変換されず、subに流れる電流が多くなります。つまり、β(hFE)が見かけ上、下がる傾向になるということです。βが下がると、どうなるかというと、増幅器として有効でないということです。増幅器で用いる場合の禁止事項として、飽和領域で使用しないことがありましたが、
このような理由からそうなります。
以上、ここでは、トランジスタの飽和(sat)について考えてみました。今回は、LSIの素子縦構造を用いましたが、このように、LSI回路設計では、
縦構造を考える機会も多いので、少しずつ慣れていくことが必要です。また、回路のいろいろな場面で、トランジスタの飽和(sat)は、使っていくので、どのような現象かのイメージができると、いろいろ理解しやすくなります。
次のページ、エミッタ接地8に進む
戻る
このサイトの内容は趣味で勉強してきたことを応用し、綴っているページです。一般的なことを書いているつもりであり、広告などございますが、あくまで趣味で作っているサイトです。また、特許や商標などは十分調査できていません。また、そういった権利を侵害するつもりもございませんので、万が一そういった場合は削除させていただきますので連絡いただきたいです。また、本ページの内容は実際の動作などを保証するものではございません。使っているツールなども趣味の範囲で使っているため、商用などで利用する場合は注意していただきたいです。また、参考文献などはリンクで表示させていただいております。上記内容につきましては、あらかじめご了承ください。