アナログ回路を勉強する回路設計のホームページ：http://kaironohanashi.main.jp/index.htmlです。

Contents：解説1、 Phase locked loop回路、PLLの基本

例えば、通常のスイッチングレギュレータの場合、出力電圧をモニターしてフィードバックを返し、基準電圧とつりあうようにフィードバックを返しますが、PLLでは出力されるパルス信号の位相を比較し、基準となるクロックの位相と同期させます。従って結果的には周波数もつりあうことになります。

通常、基準となるクロックより遅いクロックを生成するのは簡単ですが、その逆は簡単には出来ませんが、このPLLを使えば元の基準クロックより細かな信号を簡単に生成出来ます。また、生成されたクロックはフィードバック制御が掛かるため、安定な発振信号出力が得られることが出来ます。

Fig.1　基本PLL回路ブロック


＜解説＞

Frefは基準となるクロック信号です。通常この信号は高精度のクロック信号です。
このFref信号とFfb信号の位相差を位相比較器により検出します。

ここではこの位相差を 誤差パルスFerrとして出力します。
これが位相比較器の役割です。

Contents：解説2、 hase locked loop回路、PLLの基本2

Fig.2　基本PLL回路ブロック


次にループフィルタの役割ですが、位相比較器で出力された誤差パルスFerrの周波数リップル成分を除去し、DC電圧に平滑します。このループフィルタは、後ほど話をしますが位相補償の役割も兼ねます。

次にVCOの役割ですが、VCOとはVoltage Controlled Oscillatorの意味で、簡単に言うと入力される電圧に応じた周波数のパルスを出力する回路です。入力される電圧と出力周波数の関係はVCO回路で任意のゲイン設定可能のなので 自由に設定することが出来ます。

最後に分周期の役割ですが、基準となるFref信号に対し、フィードバック信号がもし、
Frefを1/Nした信号とFref信号を比較するとどうなるでしょうか？ その場合、位相比較器でFrefとFrefが1/NされたFfbがつり合うように帰還がかえるわけですから、分周期に入力される信号はもちろんFrefのN倍の信号になります。

これがポイントです。

従って出力には安定したN倍のFref信号を得ることが出来るのです。

以上今回は簡単に動作概要だけ考えてみました。次回は内部ブロックの詳細や伝達特性について考えていきたいと思います。

---

---

---

Contents：今回のポイント

今回は、PLL回路に関して、基本的なブロック図や、考え方についてまとめてみました。詳細な内容は、伝達特性など計算する必要がありますが、はじめは、全体の動作イメージを掴むことが重要です。

戻る

---

このサイトの内容は趣味で勉強してきたことを応用し、綴っているページです。一般的なことを書いているつもりであり、広告などございますが、あくまで趣味で作っているサイトです。また、特許や商標などは十分調査できていません。また、そういった権利を侵害するつもりもございませんので、万が一そういった場合は削除させていただきますので連絡いただきたいです。また、本ページの内容は実際の動作などを保証するものではございません。使っているツールなども趣味の範囲で使っているため、商用などで利用する場合は注意していただきたいです。また、参考文献などはリンクで表示させていただいております。上記内容につきましては、あらかじめご了承ください。